¿Por qué es este el cronograma de funcionamiento de este sistema secuencial síncrono?



En las imágenes viene todo explicado, pero no lo entiendo. Se supone que el valor de salida Z cambia cuando recibimos un tercer bit con valor 1, pero en el diagrama lo hace un poco después de recibir el segundo bit 1 y cuando X sigue siendo 1.
1 respuesta
                    Respuesta de Angel                
                
        
        
            
                1
              
        
        
        
            
            
                
        
    
                

